DVI=DATA[23..0],CLK,HSYNC,VSYNC,DE,MON_SENS,P\D\
FPGA_CONFIG_BUS=CCLK,DIN,PROGRAM_B,INIT_B,DONE
GPMC_BUS=A[10..1],D[15..0],C\S\0\,C\S\1\,C\S\2\,C\S\3\_D\M\A\R\E\Q\0\,C\S\4\,C\S\5\_D\M\A\R\E\Q\2\,C\S\6\_D\M\A\R\E\Q\3\,C\S\7\_IODIR,CLK,W\E\,O\E\,A\D\V\_ALE,CLE,W\P\,WAIT0,WAIT1,WAIT2
PROC_DDR2_BUS=DQ0_[15..0],DQ1_[15..0],BA[2..0],A[13..0],R\A\S\,C\A\S\,W\E\,CK_P,CK_N,CKE,C\S\,UDM1,LDM1,UDM0,LDM0,UDQS1_P,LDQS1_P,UDQS0_P,LDQS0_P,UDQS1_N,LDQS1_N,UDQS0_N,LDQS0_N,ODT,VREF_0V9
RS232=CTS,RTS,RX,TX
SD_CARD=CLK,CMD,DAT0,DAT1,DAT2,DAT3,WP,CD